Hacia la estandarización del CDM de contacto de baja impedancia

Nota del editor: el artículo en el que se basa este artículo se presentó originalmente en el 41.º Simposio anual de EOS/ESD, donde recibió el premio de artículo destacado del simposio en 2020. Se reimprime aquí con el amable permiso de la EOS/ESD Association, Inc. .

El método de prueba del Modelo de dispositivo cargado (CDM) inducido por campo estandarizado en ANSI/ESDA/JEDEC JS-002 [1] se usa ampliamente para la calificación CDM de circuitos integrados. Debido a que depende de una chispa de aire para iniciar la tensión, la amplitud del pulso varía de un zap a otro [2]. Esta variación de descarga es cada vez más significativa a medida que disminuye la tensión de precarga Vpre [3].

Se han propuesto alternativas basadas en relés para eliminar la chispa de aire variable [2], [4]. Estos sistemas de “contacto CDM” (CCDM) se basan en pulsaciones de líneas de transmisión y utilizan relés y cables coaxiales de 50 Ω. Se ha demostrado que los sistemas de 50 Ω generan pulsos mucho más amplios que los del JS-002, pero se puede obtener una mejor coincidencia utilizando impedancias del sistema más bajas. En [3], se demostraron sistemas CCDM de impedancias de 50 Ω, 25 Ω y 11 Ω. Se teorizó que un sistema CCDM de 16,6 Ω proporcionaría la coincidencia más cercana al JS-002 en términos de forma de onda y umbrales de corriente de falla (Ifail) generados.

En este trabajo, se demuestra un sistema CDM de contacto de “baja impedancia” (LICCDM) de 16,6 Ω. Este sistema cumple con la práctica estándar CCDM 5.3.3 [5] recientemente publicada. La forma de onda y el umbral Ifail generado durante la tensión de un chip de prueba de 32 nm se comparan con los del JS-002. Se muestra que JS-002 produce corrientes máximas no monótonas (Ipeak) a Vpre baja. LICCDM es monótono y permite pruebas de bajo voltaje con mayor precisión. Se muestra que LICCDM y JS-002 exhiben la misma dependencia de Ipeak en la capacitancia efectiva del dispositivo Ceff. Se proponen recomendaciones para fusionar JS-002 y LICCDM en un estándar futuro.

En la Figura 1 se muestra un esquema de hardware simplificado de LICCDM. El cable de carga se carga y luego se descarga rápidamente a través de un relé. Se envía un pulso de línea de transmisión a través de un filtro de tiempo de subida al dispositivo bajo prueba (DUT) por medio de un cable coaxial conectado al pin pogo. Un segundo cable coaxial se conecta en paralelo al primero y entrega el pulso transmitido a un osciloscopio. También se conecta una resistencia de 50 Ω entre el pin pogo y tierra. La impedancia efectiva del sistema vista por el DUT es, por tanto, de 50 Ω || 50 Ω || 50 Ω = 16,6 Ω. La corriente de desplazamiento tensiona el DUT durante el flanco ascendente del pulso. La terminación RC da como resultado una lenta caída del flanco descendente del pulso incidente, evitando así la tensión de doble polaridad en el DUT. Restando la forma de onda de voltaje transmitida de la forma de onda incidente y dividiéndola por la impedancia del sistema, se puede determinar la corriente a través del DUT [3]. El pasador de pogo está en contacto con el DUT tanto antes como después de la tensión; por lo tanto, la única chispa que se produce está dentro del relé.

Figura 1: Esquema de hardware simplificado del CDM de contacto de baja impedancia (LICCDM). Dos cables coaxiales, uno para entrega de pulsos y otro para medición, se conectan al pin pogo junto con una resistencia de derivación de 50 Ω. La impedancia efectiva del sistema es, por tanto, de 16,6 Ω.

El cabezal de prueba LICCDM se utiliza en un probador Thermo Fisher Orion2. Las formas de onda generadas al tensar los módulos de verificación (monedas) grandes y pequeños tanto en JS-002 como en LICCDM se muestran en la Figura 2. Debido a que los modelos RLC efectivos de los dos probadores son similares, las formas de onda generadas comparten un gran parecido [3]. El Vpre de LICCDM necesario para obtener un Ipico determinado es aproximadamente tres veces mayor que el de JS-002. Esto se debe a que el LICCDM Vpre se aplica al cable de carga en lugar de directamente a una placa de campo (JS-002). Este cable de carga Vpre luego se divide a medida que viaja a través de la red de línea de transmisión de modo que el voltaje real en el cabezal de prueba sea aproximadamente igual al Vpre aplicado a la placa de campo JS-002.

Figura 2: Formas de onda de descarga de los módulos de verificación grandes y pequeños. El JS-002 se toma a 250 V, mientras que el voltaje LICCDM se escala para que coincida con la corriente máxima.

Se utilizaron LICCDM y JS-002 para estresar un chip de prueba fabricado en un proceso CMOS de 32 nm. Se utilizó un paquete LGA de 37 mm x 37 mm. Se sabía que algunos pines de este chip fallaban por debajo de 250 V, por lo que se realizó una caracterización en voltajes bajos para determinar un tamaño de paso y un voltaje de arranque apropiados.

Al caracterizar un dispositivo para determinar el umbral de falla CDM, es deseable utilizar un tamaño de paso que sea un pequeño porcentaje del umbral que se resuelve. Por ejemplo, si bien un tamaño de paso de 50 V en Vpre puede ser adecuado para resolver una falla que ocurre cerca de 500 V, ese mismo tamaño de paso es relativamente grande cuando se resuelve una falla de 125 V. Sin embargo, está bien documentado que las pruebas CDM con descarga de aire sufren de variabilidad entre zaps y zaps que surge de la naturaleza variable de la chispa [2], [3]. El tamaño del paso no debe ser tan pequeño como para que la variabilidad entre zap y zap en Ipeak sea mayor que el incremento esperado en Ipeak. La Figura 3 muestra la variación al estresar los módulos de verificación pequeños y grandes en varios Vpre. Un aumento de paso de 25 V en Vpre podría no producir ningún aumento o incluso una disminución en Ipico, como lo muestra la flecha roja en la Figura 3. Según estos datos, realizar pruebas con un tamaño de paso menor a 50 V no sería significativo porque Ipico no sea monótono con Vpre.

Figura 3: Ipico máximo, mínimo y promedio medido durante 50 zaps a los módulos de verificación usando JS-002. Las flechas rojas indican el comportamiento no monótono en Ipeak que es posible al incrementar Vpre en 25 V.

La variación medida en los módulos de verificación es el mejor de los casos: los módulos tienen una superficie grande y uniforme sobre la cual descargar. Al probar un pin de paquete, Ipeak también variará según la forma del pin y la alineación del pin pogo [6]. La Figura 4 muestra el Ipico obtenido de dos unidades al medir cuatro pines del chip de prueba usando JS-002. Se utilizó una tensión única para cada pasador en un Vpre determinado. Entre cada paso de voltaje, la unidad se retiró para realizar pruebas paramétricas y luego se realineó antes de incrementar Vpre. El procedimiento de realineación introduce otra variable en la distribución Ipeak. A pesar de los incrementos de 25 V a Vpre de 125 V a 175 V, Ipeak en realidad disminuye en algunos casos (flechas rojas en la Figura 4). El aumento de Vpre de 175 V a 200 V provoca un aumento de Ipico de más del 60 %. Estos datos indican que incluso un tamaño de paso de 50 V es demasiado pequeño para evitar un comportamiento no monótono; esto hace que sea difícil determinar el verdadero fallo del pasador.

Figura 4: Ipico medido desde la tensión hasta el chip de prueba en un Vpre determinado usando JS-002. Se muestran datos desde zaps individuales hasta dos unidades, ambos representados por un símbolo diferente. Se exhibe una relación no monótona con Vpre (flecha roja).

Se repite el mismo experimento utilizando LICCDM para estresar el chip de prueba. La Figura 5 muestra una relación lineal muy repetible entre Ipeak y Vpre. Debido a que el contacto se hace con el pasador antes de aplicar la tensión, no hay chispa de aire. Además, las diferencias menores en la alineación de los pines pogo no tienen ningún impacto en Ipeak. Una vez eliminada la variación entre zap y zap, se puede utilizar un tamaño de paso muy fino en Vpre. Esto permite extraer el verdadero Ifail, incluso con corrientes y voltajes de descarga bajos.

Figura 5: Ipico medido desde la tensión hasta el chip de prueba en un Vpre determinado usando LICCDM. Se muestran datos desde zaps individuales hasta dos unidades, ambos representados por un símbolo diferente.

En las Figuras 6 y 7 se muestran ejemplos de formas de onda de las mediciones del chip de prueba. Las formas de onda del centro de un paquete tienden a ser estrechas, mientras que las del borde son más anchas y a menudo tienen múltiples picos [7]. Estas variaciones se deben a los elementos parásitos del camino de descarga dentro del DUT; La carga desde el otro lado del paquete tarda más en llegar a un pasador de borde que a un pasador central. LICCDM captura esta fuente natural de variación que aumenta la probabilidad de correlación Ifail con JS-002.

Figura 6: Formas de onda del chip de prueba desde un pin del paquete central

Figura 7: Pruebe las formas de onda del chip desde un pin cerca del borde del paquete

Se comparó el Ifail de varios circuitos de E/S diferentes en el chip de prueba tanto para LICCDM como para JS-002. Las Figuras 8 y 9 muestran el fallo de varios pines del controlador de salida. En todos los casos, el propio factor de salida fue el lugar previsto de la falla. Los niveles de Ifail generados por ambos probadores son comparables en la Figura 8. En la Figura 9 se observa alguna variación de unidad a unidad tanto para JS-002 como para LICCDM. Esto hace que sea más difícil comparar los niveles de Ifail. Sin embargo, el análisis de alteración de voltaje inducido térmicamente (TIVA) en la Figura 10 indica que se produjeron fallas en los transistores del controlador cuando fueron estresados ​​tanto por JS-002 como por LICCDM.

Figura 8: Ipico medido en cuatro pines de múltiples unidades. El verde indica que no hay fallas, mientras que el rojo indica daños.

Figura 9: Ipeak medido en ocho pines de múltiples unidades. El verde indica que no hay fallas, mientras que el rojo indica daños. La variación de Ifail de unidad a unidad fue más frecuente para este tipo de pin, pero la tendencia general se alinea entre ambos evaluadores.

Figura 10: Imagen TIVA de un pin de la Figura 9 que muestra las mismas regiones dañadas del controlador después del estrés de JS-002 y LICCDM

Los resultados de las pruebas de pines de entrada diferencial con resistencias de terminación de adaptación de impedancia se muestran en la Figura 11 (todos los pines) y la Figura 12 (pines CLKIN). El análisis TIVA en la Figura 13 indica una falla en la resistencia de terminación. Nuevamente se observa una buena correlación entre los tipos de pruebas. Los otros pines en la Figura 12 son pines de entrada/salida de uso general. No se produjeron fallas en ninguna de las pruebas hasta aproximadamente 6 A.

Figura 11: Ipeak medido en seis pines de múltiples unidades. El verde indica que no hay fallas, mientras que el rojo indica daños.

Figura 12: Ipeak medido en nueve pines de múltiples unidades. El verde indica que no hay fallas, mientras que el rojo indica daños.

Figura 13: Imagen TIVA de un pin de entrada de la Figura 11 que muestra daños en la resistencia de terminación después del estrés de JS-002 y LICCDM

En [3] se demostró que CDM Ipeak se puede capturar como una función única y continua Ipeak = f (Vpre, Ceff). En ese trabajo, se utilizó el antiguo método de prueba de descarga de aire “C101” [8]. Esta función se aplica aquí a JS-002 (Figura 14) y LICCDM (Figura 15) utilizando datos tomados de siete monedas del módulo de verificación de diferentes tamaños. El área de estas monedas oscila entre 4 mm2 y 1500 mm2. Se logra un buen ajuste entre Vpre y Ceff. Tenga en cuenta que los gráficos representan el Ipico máximo observado de 50 zaps en cada moneda. Si bien los pulsos runt son cada vez más comunes y reducen el Ipico medio a Vpre bajo durante las pruebas de descarga de aire [3], el Ipico máximo es muy predecible hasta Vpre de un solo dígito.

Figura 14: Datos Ipeak de JS-002 (puntos) de siete monedas de verificación de diferentes tamaños y la función continua ajustada a los datos (curvas sólidas). El Ipeak máximo de 50 zaps se utiliza para capturar el peor escenario.

Los modelos de las Figuras 14-15 están superpuestos en la Figura 16. El estándar JS-002 tiene una tolerancia Ipico especificada para dos tamaños de monedas en “Condiciones de prueba” (TC) discretas de 125 V y superiores. Estos se indican en el gráfico mediante líneas negras continuas. Las curvas de los modelos de 1000 V, 250 V y 125 V de la Figura 14 están engrosadas y sombreadas en la Figura 16. El espesor representa la tolerancia JS-002 permitida si se extendiera a todo el rango de Ceff. Si bien LICCDM (líneas finas y continuas) depende ligeramente menos de Ceff que JS-002, puede generar Ipeak dentro de la tolerancia Ipeak permitida de JS-002 utilizando un Vpre establecido.

Figura 15: Datos LICCDM Ipeak (puntos) de las mismas siete monedas de verificación de diferentes tamaños y la función continua ajustada a los datos (curvas sólidas)

Figura 16: Modelo JS-002 con tolerancia Ipeak (sombreado grueso, de la Figura 14) en comparación con el modelo LICCDM (sólido delgado, de la Figura 15)

Si bien la Práctica Estándar LICCDM es una poderosa herramienta de caracterización CDM, no se puede utilizar en lugar de JS-002 hasta que alcance la designación Estándar. Esta sección describe la importancia de investigar LICCDM para su inclusión en una futura Norma y cuáles deberían ser los próximos pasos y consideraciones.

Este artículo ha destacado varias características indeseables de las pruebas CDM de descarga de aire: variación de zap a zap; sensibilidad a la alineación del pin pogo; y no monotonicidad a Vpre baja. Estos inconvenientes serán cada vez más impactantes a medida que los objetivos de diseño se reduzcan por debajo de 250 V. Las pruebas de descarga de aire tienen otros problemas que no se abordan en este trabajo. Los paquetes con paso de pasador estrecho son difíciles de probar con certeza porque la chispa del pasador pogo puede golpear cualquiera de los pasadores vecinos [9], [10]. Además, el pin pogo puede ser más grande que el pin que se está probando [9], [10]. Afilar la punta puede alterar el inicio de la generación de chispa y la forma de onda correspondiente debido al efecto corona [9].

LICCDM supera todos los problemas mencionados anteriormente porque el pin pogo hace contacto con el pin del dispositivo antes de la descarga. Además de eliminar la variación entre zaps y zaps, también se elimina cualquier incertidumbre respecto de qué pasador se estresó en un paquete de paso de pasador ajustado. También se puede utilizar un pasador pogo más afilado y delgado para probar pasadores pequeños. Posiblemente esto podría hacerse en dimensiones tan pequeñas como el nivel del troquel desnudo. La capacidad de probar pines de paquetes de pequeñas dimensiones y paso estrecho será cada vez más importante a medida que las dimensiones del paquete se reduzcan para adaptarse a factores de forma más pequeños y velocidades de señalización más rápidas.

Dada la historia de décadas que gran parte de la industria tiene con las pruebas CDM de descarga de aire, es muy deseable que cualquier nuevo método de prueba replique los mecanismos de tensión y falla de la descarga de aire (es decir, el JS-002 actual). Si bien este trabajo y [3] han demostrado una fuerte correlación entre los dos métodos, se necesita una mayor cantidad de datos antes de la estandarización de LICCDM.

Un primer paso importante es una ronda por turnos en toda la industria para examinar la relación Ipeak vs. Ceff de los dos probadores, como se hizo en la Figura 16. Esto se puede hacer inicialmente con monedas del módulo de verificación de diversos tamaños, como se hizo en este trabajo. Se deben utilizar probadores compatibles con JS-002 de muchos fabricantes junto con múltiples herramientas LICCDM.

A continuación, se deben realizar pruebas a nivel de dispositivo en una variedad de aplicaciones y tecnologías de productos en varias empresas utilizando ambos métodos de prueba. Se deben comparar los mecanismos de falla, las ubicaciones y el Ipeak. Si bien muchas fallas de dispositivos inducidas por CDM son causadas por Ipeak, otras son causadas por el tiempo de aumento del pulso. Trabajos recientes han destacado esto como una fuente potencial de correlación errónea cuando se utilizan métodos de prueba CDM alternativos basados ​​en relés. En [11] se postuló que se produce un evento de aumento muy rápido durante las pruebas de descarga de aire a medida que se carga la capacitancia entre el pin pogo y el plano de tierra. Este rápido evento no se mide con precisión mediante la resistencia del disco, pero se demostró que es la causa probable de falla en un producto sensible. Los métodos basados ​​en relés solo pudieron replicar esta falla generando tiempos de subida inferiores a 100 ps. Lo mismo ocurrió en [12]; una correlación errónea entre la descarga de aire y el TLP acoplado capacitivamente basado en relé (CC-TLP) solo se resolvió con tiempos de aumento inferiores a 100 ps. LICCDM y CC-TLP pueden generar estos tiempos de subida rápidos, pero complican la configuración del hardware. Dado que el tiempo de subida por debajo de 100 ps no se mide con precisión en el JS-002 hoy en día, los probadores basados ​​en relés como LICCDM y CC-TLP en realidad ofrecen una alternativa más precisa. Un estudio de producto más amplio puede ayudar a la industria a decidir qué tan crucial es replicar estos eventos de tiempo de aumento rápido y cómo sería la forma de onda correcta.

Finalmente, la industria debe decidir qué grado de correlación se requiere entre LICCDM y JS-002 antes de que se pueda adoptar LICCDM. Dadas las desventajas de JS-002 y la dirección futura de la tecnología de embalaje retráctil y los niveles objetivo de MDL reducidos, los beneficios de LICCDM probablemente superarán la correlación errónea poco frecuente.

En [3] se propuso un estándar CDM inclusivo que permitiría utilizar indistintamente una amplia gama de métodos de prueba. Este enfoque requería un ajuste Vpre único para cada DUT utilizando una tabla de consulta dependiente de Ceff. Los resultados de la Figura 16 sugieren que se puede adoptar un enfoque más simple: LICCDM puede lograr las especificaciones de tolerancia JS-002 existentes sin un ajuste Vpre DUT por DUT. Si los resultados del round robin lo respaldan, tanto la descarga de aire como LICCDM (y posiblemente otros métodos) podrían usarse indistintamente siguiendo casi el mismo procedimiento de prueba descrito en JS-002:

LICCDM muestra una fuerte correlación con JS-002 en una amplia gama de Vpre y Ceff. El Ifail generado usando JS-002 o LICCDM fue equivalente en un chip de prueba de 32 nm. LICCDM elimina una serie de problemas inherentes a las pruebas de descarga de aire JS-002, a saber: variación de zap a zap, no monotonicidad a Vpre bajo y pruebas inexactas de productos con paso de pasador ajustado o dimensiones de pasador pequeñas. Se propone un enfoque simplificado para un estándar que incluya descarga de aire y LICCDM, permitiendo que cualquiera de los probadores se use indistintamente. Es necesaria una recopilación adicional de datos en múltiples sitios y en una variedad de productos para determinar los límites que se aplicarán a los parámetros de forma de onda (por ejemplo, tiempo de subida).

Los autores agradecen al Grupo de Trabajo Conjunto MDL ESDA/JEDEC por la valiosa discusión que dio forma a la dirección de este trabajo. Los autores agradecen a Thermo Fisher por fabricar y prestar el cabezal de prueba LICCDM utilizado en este trabajo.

Brett CarncdmAsociación EOS/ESDJosh MorrisJS-002nathan jackpruebas de estándares

Nathan Jack es gerente de ingeniería del equipo de desarrollo de tecnología ESD/Latchup en Intel Corporation.

Su dirección de correo electrónico no será publicada.

Comentario

Nombre*

Correo electrónico*

Sitio web

Guarde mi nombre, correo electrónico y sitio web en este navegador para la próxima vez que comente.

D